XA6SLX25-2CSG324Q (Parduodama iš sandėlio su originalia pakuote)

produkto savybės:

Bendras aprašymas:

Xilinx Automotive (XA) Spartan®-6 šeimos FPGA suteikia pirmaujančias sistemų integravimo galimybes su mažiausiomis bendromis didelės apimties automobilių programomis.Dešimties narių šeima užtikrina didesnį tankį nuo 3 840 iki 101 261 loginio elemento ir greitesnį bei išsamesnį ryšį.Sukurta pagal brandžią 45 nm mažos galios vario proceso technologiją, užtikrinančią optimalų kainos, galios ir našumo balansą, XA Spartan-6 šeima siūlo naują, efektyvesnę, dviejų registrų 6 įėjimų paieškos lentelę (LUT). ) logika ir gausus integruotų sistemos lygio blokų pasirinkimas.Tai apima 18 Kb (2 x 9 Kb) blokų RAM, antrosios kartos DSP48A1 skilteles, SDRAM atminties valdiklius, patobulintus mišraus režimo laikrodžių valdymo blokus, SelectIO™ technologiją, optimizuotus didelės spartos nuosekliųjų siųstuvų-imtuvų blokus, su PCI Express® suderinamus Endpoint blokus. , pažangūs sistemos lygio energijos valdymo režimai, automatinio aptikimo konfigūracijos parinktys ir patobulinta IP sauga su AES ir įrenginio DNR apsauga.Šios funkcijos suteikia nebrangią programuojamą alternatyvą pasirinktiniams ASIC gaminiams su precedento neturinčiu paprastu naudojimu.XA Spartan-6 FPGA siūlo geriausią sprendimą lanksčiam ir keičiamam didelės apimties loginiam dizainui, didelio pralaidumo lygiagrečiam DSP apdorojimo dizainui ir ekonomiškai jautrioms programoms, kuriose reikalingi keli sąsajos standartai.XA Spartan-6 FPGA yra programuojamas silicio pagrindas tikslinėms projektavimo platformoms, kurios pateikia integruotus programinės ir aparatinės įrangos komponentus, leidžiančius dizaineriams sutelkti dėmesį į naujoves, kai tik prasideda jų kūrimo ciklas.XA Spartan-6 FPGA savybių santrauka • XA Spartan-6 šeima: • XA Spartan-6 LX FPGA: optimizuota logika • XA Spartan-6 LXT FPGA: didelės spartos nuoseklusis ryšys • Automobilių temperatūra: • I klasės: Tj = – 40°C iki +100°C • Q klasė: Tj = –40°C iki +125°C • Automobilių standartai: • Xilinx atitinka ISO-TS16949 • AEC-Q100 kvalifikacija • Gamybos dalies patvirtinimo proceso (PPAP) dokumentacija • Beyond AEC-Q100 kvalifikacija pasiekiama pagal pageidavimą • Sukurta pigiai • Keli efektyvūs integruoti blokai • Optimizuotas įvesties / išvesties standartų pasirinkimas • Laipsniškai išdėstytos pagalvėlės • Didelio tūrio plastikiniai laidais sujungti paketai • Maža statinė ir dinaminė galia • Optimizuotas 45 nm procesas mažesnėmis sąnaudomis ir maža galia • Hibernacinis maitinimo išjungimo režimas nulinei galiai • Sustabdymo režimas palaiko būseną ir konfigūraciją su kelių kontaktų pažadinimu, valdymo patobulinimu • Aukštos kokybės 1,2 V šerdies įtampa (LX ir LXT FPGA, -2 ir -3 greičio laipsniai) • Kelių įtampos, kelių standartų SelectIO sąsajos bankai • Iki 1080 Mb/s duomenų perdavimo sparta perdiferencialinis įvestis/išvestis • Pasirenkama išvesties pavara, iki 24 mA vienam kaiščiui • Nuo 3,3 V iki 1,2 VI/O standartai ir protokolai • Pigios HSTL ir SSTL atminties sąsajos • Atitikimas karštajam apsikeitimui • Reguliuojami įvesties / išvesties apsisukimų dažniai, siekiant pagerinti signalo vientisumą • Didelės spartos GTP nuoseklieji siųstuvai-imtuvai LXT FPGA • Iki 3,2 Gb/s • Didelės spartos sąsajos, įskaitant: Serial ATA ir PCI Express • Efektyvios DSP48A1 skiltys • Didelio našumo aritmetika ir signalų apdorojimas • Greitas 18 x 18 daugiklis ir 48 bitų akumuliatorius • Konvejerių ir kaskados galimybė • Išankstinis papildiklis, padedantis filtravimo programoms • Integruoti atminties valdiklių blokai • DDR, DDR2, DDR3 ir LPDDR palaikymas • Duomenų perdavimo sparta iki 800 Mb/s • Kelių prievadų magistralės struktūra su nepriklausomu FIFO sumažinti projektavimo laiko problemas • Gausūs loginiai ištekliai su padidinta logine talpa • Pasirenkamas pamainų registras arba paskirstytos RAM palaikymas • Efektyvūs 6 įėjimų LUT pagerina našumą ir sumažina galią • LUT su dviem atlenkimais, skirta konvejeriu orientuotoms programoms • Blokuoti RAM wplatus detalumo diapazonas • Greito bloko RAM su baitų rašymo įgalinimu • 18 Kb blokai, kuriuos galima pasirinktinai užprogramuoti kaip dvi nepriklausomas 9 Kb blokų RAM • Laikrodžio valdymo plytelė (CMT), skirta geresniam našumui • Mažas triukšmas, lankstus laikrodis • Skaitmeninių laikrodžių tvarkyklės (DCM) pašalina laikrodžio iškreipimą ir darbo ciklo iškraipymus • Fazės užblokuotos kilpos (PLL) mažo virpėjimo laikrodžiui • Dažnio sintezė su vienu metu daugybos, dalybos ir fazių perjungimu • Šešiolika žemo iškrypimo pasaulinių laikrodžių tinklų • Supaprastinta konfigūracija, palaiko mažą sąnaudų standartai • 2 kontaktų automatinio aptikimo konfigūracija • Platus trečiosios šalies SPI (iki x4) ir NOR flash palaikymas • MultiBoot palaikymas nuotoliniam atnaujinimui naudojant kelis bitų srautus, naudojant „watchdog“ apsaugą • Patobulinta dizaino apsauga • Unikalus įrenginio DNR identifikatorius, skirtas dizaino autentifikavimas • AES bitų srauto šifravimas XA6SLX75, XA6SLX75T ir XA6SLX100 įrenginiuose • Integruotas galutinio taško blokas PCI Express projektams (LXT) • Nebrangi PCI® technologija support suderinamas su 33 MHz, 32 ir 64 bitų specifikacija.• Spartesnis įterptasis apdorojimas su patobulintu, nebrangiu 32 bitų „MicroBlaze™“ minkštu procesoriumi • Pramonėje pirmaujantis IP ir etaloninis dizainas • Stipri automobiliams būdinga trečiosios šalies ekosistema su IP, kūrimo plokštėmis ir projektavimo paslaugomis